• скачать файл

Арифметико-логические основы схемотехники

с. 1 ... с. 5 с. 6 с. 7 с. 8

Лекция №14.


Пример:К555ИЕ5



К531ИЕ8:

Выходная частота:


fвых = fвх/64 (Д5 25 + Д4 243 232 221 210 20)

Построен на Д триггерах (6 штук). Счетчик синхронный.


К155ИЕ7:

Построен на JK триггерах (синхронный реверсивный).


К531ИЕ14:

Построен на M-S триггерах (синхронный).



Синтез счетчика с произвольным основанием счета.

Метод с произвольным основанием, но с естественным порядком счета:



  1. метод управляемого сброса.



  1. Счетчик с естественным порядком счета.

Заключается:

1. определение числа триггеров для построения счетчика по заданному модулю счета

М. (Т= [log2M])

2. построение таблицы перехода счетчика и генерации функции, принимающей единичное значение на одном из требующих положений

3. минимизация этой функции (с помощью карт Карно)

4. определение дополнительных схем, переключающих счетчик в исходное состояние после достижения последнего состояния

5. построение схемы счетчика
Варианты счетчиков:

Возьмем первый счетчик:



M=10



Q3

Q2

Q1

Q0

f

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

1

0

1

0

0

1

1

0

0

0

1

1

1

0

1

0

0

0

0

1(+1)

0з

0

1

1

1

0

1

0

*

1

0

1

1

*

1

1

0

0

*

1

1

0

1

*

1

1

1

0

*

1

1

1

1

*








  1. метод управляемых входных воздействий (метод модификации межразрядных связей).


Синтез синхронных сообщений (счетчиков).

Так как речь идет о синтезе счетчиков, работающих по произвольному модулю счета, то необходимо подать на управляющий вход триггера такие сигналы, которые при приходе очередного счетного сигнала переведут данный триггер в нужное состояние 0 или 1. определение входных воздействий осуществляется с помощью урезанной матрицы перехода (таблицы входов). По этой таблице можно определить какие сигналы необходимо подать на управляющие входы триггера (JK, Д или T), чтобы перевести триггер в нужное состояние.



Jt

Kt

Qt

Qt+1

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

0

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

0






























































Qt

Qt+1

Jt

Kt

0

0

0

x

0

1

1

x

1

0

x

1

1

1

x

0

Аналогично таблицы строятся для всех видов триггеров.



Qt

Qt+1

R

S

Д

T

0

0

0

х

0

0

0

1

1

0

1

0

1

0

0

1

0

1

1

1

х

0

1

1

Далее по алгоритму:

  1. число триггеров по модулю счета;

  2. строится граф перехода в состоянии будущего счетчика или соответствующая ему совмещенная таблица перехода. В качестве выходных функций которой рассматриваются входы выбранных типов триггеров;

  3. на основе совмещенной таблицы переходов строится МДНФ для всех входных воздействий триггеров, то есть Ti для T триггеров jiki i;

  4. рисуется схема искомого счетчика.


Лекция №15.


Синтез асинхронных счетчиков.

Синтез асинхронных счетчиков возможен при выполнении следующих условий:



  1. перед проектированием необходимо построить временную диаграмму будущего счетчика, с целью выявления хотя бы одного из триггеров во время формирования среза (заднего фронта которого все другие триггера меняют свое состояние);

  2. задержка самой длинной цепи в счетчике от синхровхода одного триггера до входа возбуждения другого триггера должна быть меньше периода тактовой частоты последнего из указанных триггеров.



Алгоритм проектирования.

  1. определение совокупности триггеров, в которой один из триггеров будет формировать синхросигналы для всех оставшихся;

  2. для синхронизирующих триггеров совмещенная таблица функций возбуждения заполняется только по тем строкам, которые соответствуют срезу тактирующего разряда, а в остальных разрядах неопределенное состояние;

  3. для триггера на тактовый вход которого поступает основная частота синтез осуществляется по синхронному алгоритму;

  4. определение граничной частоты тактирования для данной реализации.

Пример: построить асинхронный делитель на 5.

1) М =5



2)Совмещение таблицы функции возбуждения.



Q2

Q1

Q0

J2

K2

J1

K1

J0

K0

0

0

0

x

x

x

x

1

x

0

0

1

0

x

1

x

x

1

0

1

0

x

x

x

x

1

X

0

1

1

1

x

x

1

x

1

1

0

0

x

x

x

x

1

x

После минимизации входы возбуждения имеют вид:

J2= Q1

J1=Q2

J0= K0= K1= K2= 1


  1. квазиасинхронный счетчик:




  1. пусть в качестве JK триггера К134ТВ3.

Задержка срабатывания триггера равна 100 нс. Самая длинная цепь от инверсии Q2 до входа J2. Граничная частота: f= 1/100нс (Гц). На входе Q0 – 20 МГц.

Частота тактирования равна 1,5 МГц, то есть частота сигнала на выходе ДД1 не может быть больше задержки на ДД2-ДД3.


Формирователи и генераторы импульсов.

Все импульсные устройства цифровой схемотехники можно подразделить на 3 этапа:



  1. формирователи импульсов (то есть логические устройства, для которых существует связь между амплитудно-временными (АВ) параметрами входных и выходных сигналов);

  2. одновибраторы (ждущие мультивибраторы), то есть устройства имеющие одно устойчивое состояние, которое в ответ на внешний импульс запуска генерирует только один выходной импульс с заданными амплитудно-временными параметрами;

  3. мультивибраторы – устройства, не имеющие состояний устойчивого равновесия и благодаря наличию положительной обратной связи (ПОС) генерирующей непрерывную серию импульсов с непостоянными АВ параметрами (амплитудой, частотой, скважностью).


Формирователи импульсов.

Предназначены для:



  1. выделения положительных и/или отрицательных фронтов электрических сигналов (детекторы фронтов);

  2. приведения уровня случайного сигнала к стандартным логическим единицам (так называемым амплитудным дискриминатором);

  3. преобразования форм импульсов, расширения импульсов и так далее.


Детекторы фронтов.

  1. Детектор положительных фронтов:



  1. Детектор задних фронтов (детектор среза):



  1. Детектор с задним и передним фронтом.



Формирователи шин (ШФ).

- приемо-передатчики;


- шинные драйверы;
- магистральные усилители.

Задача: 1) усиливать сигнал (повышать нагрузочную способность устройства);



  1. отключать источник данных от шины;

  2. формировать требуемые уровни 0 или 1.

Устанавливаются ШФ между внешними устройствами и системной шиной. Обычно ШФ двунаправлены. Первый ШФ в микропроцессорной схемотехнике - К589АП16(26) –Intel 8286.

Схема 4-ех разрядного ШФ.

ТТЛ

3& - схема с 3-мя устойчивыми состояниями.

Если ВК=1, то читаем схему справа налево от В к С. Если ВК=0, то слева направо от А к В.

Условное графическое обозначение.



Если К589АП26, то выходы инверсные.

На основе К589АП16 был разработан К580ВА86(87) (число разрядов равно 8).
ТТЛ К580ВА86.

К580ВА87 с инверсией на входах.

ШФ могут быть построены и на триггерах С580ИР82(83). В качестве ШФ используются также параллельные регистры. Например, К589ИР12 или К580ИР82(83) – этот параллельный регистр 8-ми разрядный с тремя устойчивыми состояниями.

Лекция №16.


Амплитудные дискриминаторы. Триггеры Шмитта.

Триггером Шмита называется ПЦО, имеющий два устойчивых состояния (0 и 1) и один вход с передаточной характеристикой, представляющей собой ППГ. Обычно такие триггеры используются либо по прямому назначению, они реагируют на определенный уровень сигнала, либо для формирования фронтов, если они завалены или имеют плохую форму (конфигурацию), а также для формирования прямоугольных сигналов.





Пусть в исходном состоянии Uвх =0, это означает, что транзистор ВТ1 закрыт, а, следовательно, на базу транзистора ВТ2 через R6 подается высокий уровень напряжения, следовательно ВТ2 открыт и находится в режиме усиления. При этом по R3 течет ток, который создает падение напряжения у эмиттера R3.

Из схемы видно, что она представлена двумя инверторами:

Пример использования триггера Шмита в сбросовой (пусковой) цепи компьютера:




Генераторы синхросигнала.

Синхронизация в ЭВМ осуществляется тактовым генератором, сигналы которого распределяются по всем узлам схемы.



  1. разрешает прием данных элементами памяти;

  2. упорядочивает во времени последовательность выполнения операций в цифровом устройстве.

Темп обработки задается частотой текущего сигнала, поэтому последний является важнейшей характеристикой ЭВМ.

В вычислительных сетях может быть один генератор – если она проста, или несколько, но и в этом случае главным остается один генератор. Он и вырабатывает главные импульсы для всех остальных генераторов.

Генераторы могут быть основаны либо на основе дискретных РЭК, либо на основе специализированных интегральных микросхем, например, К580ГО24. Но чаще всего строится на основе стандартных цифровых интегральных микросхем, типа И-, НЕ-, ИЛИ-НЕ.

Если в симметричном триггере одну или обе обратные связи заменить емкостными, то соответственно одно или несколько устойчивых состояний станут квазиустойчивыми и длительность нахождения схемы заключается именно в этом.

Такие устройства называют мультивибраторами. Они могут работать в двух режимах:


  1. ждущего мультивибратора (одновибратора);

  2. генерации синхросигналов (автоколебаний).

В первом режиме мультивибратор вырабатывает один импульс заданной длительности. Во втором режиме мультивибратор обладает двумя временно устойчивыми состояниями (о и 1) τ1 τ2 , которые периодически чередуются, при этом период колебаний равен Т= τ1 + τ2.

Схема одновибратора получается из схемы триггера путем замены одной обратной связи на емкостную связь.



По отрицательному перепаду на входе ДД2 выход ДД2 переходит в единичное состояние. Положительное приращение на выходе С подается на вход ДД1. В результате чего на входе ДД1 устанавливается 1, на выходе 0, начинается заряд конденсатора. Одновременно уменьшается ток в цепи обратной связи, а, следовательно, падает напряжение, так продолжается до тех пор, пока ДД1 закроется (исходное состояние) из-за слишком маленького напряжения.

Временная диаграмма.

Диод VD1 необходим для процесса разряда конденсатора, а также для защиты ДД1 от недопустимо больших отрицательных напряжений на входе ДД1. Аналогично работает мультивибратор и в режиме автоколебаний, только задействованы обе обратные связи.



Сам генератор построен на элементах ДД1,ДД2, а ДД3,ДД4 используются для автозапуска генератора.

Существует несколько схем тактовых генераторов, которые используются в микросхемах.




Генератор на триггере Шмитта.


Кварцевый генератор.


На R-S триггере.



Лекция №17.


Цифро-аналоговые и аналого-цифровые преобразователи.

  1. ЦАП.

ЦАП предназначен для преобразования исходной цифровой информации в аналоговую в виде тока или напряжения. В качестве входной информации у ЦАП выступает параллельный разрядный вход.
N = x-1 · R-1 + x-2 · R-2 + … + x-i · R-i + … +x-n · R-n

x-i Є {0,1}; R=2 –основание

В ходе цифро-аналогового преобразования сначала получают ток Ix пропорциональный значению N, а затем преобразуют его в выходное напряжение. В свою очередь значение Ix определяется суммой эталонных токов Ii, создаваемых для каждого разряда исходного двоичного числа:


Ix = x-1 · I1 + x-2 · I2 + … + x-i · Ii + … + x-n · In

Значение Ii должно быть пропорционально весу позиции двоичного числа и должно уменьшаться в 2 раза при переходе от i к i+1 разряду. Вариант структуры ЦАП отвечающий этим условиям показан ниже на рисунке.



Схема на рисунке состоит из резистивной матрицы прецизионных сопротивлений (0,1%).

Включает:

- резистивную матрицу

- источник эталонного напряжения

- сопротивление обратной связи N/2

- операционного усилителя (усилителя постоянного тока).

Недостаток: требуется большое количество номиналов прецизионного сопротивления. Одно из свойств операционного усилителя заключается в том, что у него огромное входное сопротивление.


Ix = Ioc = Um/R·x-1 + Um/2R·x-2 +…+ Um/2n-1R·x-n = Uoп/R (x-1+ x-2 2(-1)+…+ x-n –(n-1)) = Uoп/R ∑ x-i 2-(i-1).

n

Uвых = Ioc·Roc = Ix Roc= Ix R/2 = - UoпR /R ∑ x-i 2-(i-1)= - Uoп ∑ x-i 2-i

i=1

Roc – сопротивление обратной связи.

Основной недостаток этого варианта ЦАПа использование большого количества типа номинала транзисторных резисторов. Исключается этот недостаток путем использования лестничной матрицы резисторов (многозвенной).

Схема ЦАП в этом случае показана на следующем рисунке:

Вход – двоичный код.

На практике в основном используется эта схема.

Цифро-аналоговых компонентов здесь два:

- сопротивление

- ключи
Операционные усилители (усилители постоянного тока).

Отличаются очень большим в пределах от 1000 до 1000000 коэффициентом усиления, большим входным значением, малым выходным значением и маленькими токами. Операционные усилители чаще всего состоят из нескольких каскадов.

Аналоговый компаратор.



Свойства операционных усилителей: суммировать токи с последующими их преобразованиями на входах и выходах. На один вход подается эталонное напряжение, а на второй используемое. На выходе будет единица, если разность между опорным и исследуемым напряжениями не больше шага квантования (Uкв).

Uоп – Uх > ∆ Uкв.

И равна логическому нулю, если эта разность меньше Uкв.


Аналоговые ключи.

Эти устройства коммутируют аналоговые сигналы под воздействием цифровых.

В зависимости от значения сигнала, х принимает значение 0 или 1 на цифровом входе ключа; он может находиться в одном из двух состояний «вкл» или «выкл». Состояние «вкл» (х=1) – выходной сигнал ключа должен воспроизводить по возможности точно выходной сигнал. А в состоянии «выкл» сигнал должен отсутствовать, то есть равняться 0.
Условное графическое обозначение ЦАП.

# - цифра

Λ – аналоговая величина

Внутри микросхемы ЦАПа практически всегда размещаются:

- резистивная лестничная матрица

- электронные ключи

- резистор обратной связи

А для подключения операционного усилителя используются специальные входы. Поэтому реально ЦАП, построенный на микросхемах, имеет вид:



В России распространены серии К1108, К417, К572, К594.



Аналого-цифровое преобразование.

На вход устройства приходит какой-то аналоговый сигнал, который обрабатывается цифровым преобразователем.



∆t = const

f = 1/∆t

Здесь работает критерий Котельникова. Чему равно ∆t определяют именно с помощью дискретизации по критерию Котельникова.

По принципу действия АЦП подразделяются на:

- последовательные;

- параллельные;

- параллельно-последовательные.


В свою очередь последовательные АЦП подразделяются на 3 вида:

1) АЦП последовательного счета (развертывающего типа);

2) АЦП следящего типа (следящего уравновешивания);

3) АЦП последовательного приближения (поразрядного уравновешивания).

Главным элементом схемы АЦП является ЦАП, аналоговый компаратор (устройство сравнения) и счетчик. Счетчик считает, что пришло на вход и результат передает на ЦАП.

1) АЦП последовательного счета показана на рисунке.



ИЗ – импульс запуска

ГСИ – генератор синхросигналов (с периодом τ)

Uk – компенсирующее напряжение

& - схемы логического И

Точность в пределах кванта. Полное время преобразования τ·nn-1.





  1. АЦП следящего типа.

Счетчик реверсивный (либо вычитающий, либо складывающий).



В момент достижения Uk значения Uвх АЦП переходит в следящий режим. И выходной код в АЦП колеблется вокруг среднего значения с точностью до шагового состояния (∆Uкв).




  1. АЦП поразрядного уравновешивания (уравновешивание Uвх и ЦАПа).

Преобразование начинается со старшего разряда счетчика.

ПУ – программное устройство.



Уравновешивание здесь происходит с помощью ПУ и идет в направлении от старшего разряда 2m-1 к младшему 20. Это позволяет для m-разрядного АЦП выполнить весь процесс преобразований за m последовательных приближений. Вместо 2m-1 для АЦП развертывающего типа код Uвх = Uвых.

Алгоритм работы: ПУ и СУ задают направление перехода Uк в зависимости от выходного сигнала компаратора. В начальный момент времени после подачи ИЗ ПУ устанавливается в состояние от 10000 до 0, при котором Uк определяется весом старшего разряда (здесь 1) выходного двоичного числа. Затем в течении m шагов Uк приближается к значению входного сигнала Uвх. При этом на каждом такте работы возможна одна из двух ситуаций:

1) если Uк < Uвх, то производится установка младшего разряда в 1, при сохранении последнего состояния всех предшествующих разрядов.

2) если Uк > Uвх, то производится установка младшего разряда в 1 сопровождается установкой более старшего разряда в 0.

В результате по истечении m тактов приближения Uк с точностью до шага квантования приближается к Uвх.


Параллельный АЦП.

В этой схеме каждый компаратор имеет свой порог срабатывания, который устанавливается с помощью резистивных делителей. Таким образом, если Uвх превышает Uпороговое i-ое, то срабатывают компараторы Uni < Uвх. При этом выходные сигналы из компаратора устанавливают в 1 соответствующие разряды m разрядного регистра. В регистре образуется число пропорциональное Uвх, но в виде кода Джонсона, который с помощью преобразователя переходит в обычный код. В последовательно-параллельных АЦП разряды разбиваются на группы, а в группах на параллельные и последовательные.



Условное графическое обозначение.


с. 1 ... с. 5 с. 6 с. 7 с. 8